当前位置: 首页 » 资料 » 健康论文 » FPGA的可靠时钟设计方案

FPGA的可靠时钟设计方案

放大字体  缩小字体 更新日期:2018-11-26  浏览次数:5
摘 要:对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得
  • 【题 名】FPGA的可靠时钟设计方案
  • 【作 者】刘一平 叶媲舟 凌朝东
  • 【机 构】华侨大学信息科学与工程学院 福建泉州362021 厦门市专用集成电路系统重点实验室 福建厦门361008
  • 【刊 名】《华侨大学学报:自然科学版》2009年 第6期 720-722页 共3页
  • 【关键词】现场可编程门阵列 时钟设计 同步设计 建立时间 保持时间
  • 【文 摘】对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.
 
本文导航:
  • (1) 现场可编程门阵列,时钟设计,同步设计,建立时间,保持时间
  • 下一篇:鳖甲
  • 上一篇:暂无
 
[ 资料搜索 ]  [ 加入收藏 ]  [ 告诉好友 ]  [ 打印本文 ]  [ 关闭窗口 ]

 

 
推荐图文
推荐资料
热门关注