当前位置: 首页 » 资料 » 健康论文 » FIR滤波器的CSE优化算法设计及其FPGA实现

FIR滤波器的CSE优化算法设计及其FPGA实现

放大字体  缩小字体 更新日期:2018-11-24  浏览次数:4
摘 要:为了减少有限长单位冲激响应滤波器对FPGA资源的消耗,在水平共同子表达式消去算法和垂直共同子表达式消去算法的基础上,提出了一种优化CSE算法来设计滤波器,使滤波器运算单元得到更多的资源复用。应用DSP
  • 【题 名】FIR滤波器的CSE优化算法设计及其FPGA实现
  • 【作 者】姜黎黎 刘云飞 凌春丽 李湘云
  • 【机 构】南京林业大学信息科学技术学院 江苏南京210037
  • 【刊 名】《河南科技大学学报:自然科学版》2011年 第6期 24-28页 共5页
  • 【关键词】有限长单位冲激响应滤波器 现场可编程门阵列 水平共同子表达式 垂直共同子表达式
  • 【文 摘】为了减少有限长单位冲激响应滤波器对FPGA资源的消耗,在水平共同子表达式消去算法和垂直共同子表达式消去算法的基础上,提出了一种优化CSE算法来设计滤波器,使滤波器运算单元得到更多的资源复用。应用DSP Bu ilder建立模型,以图形化界面实现一个32阶的低通有限长单位冲激响应滤波器,并用Modelsim和QuartusⅡ进行仿真。仿真结果表明:运用优化CSE算法设计的有限长单位冲激响应滤波器比用传统CSE算法设计的滤波器使用更少的逻辑单元,且优化设计的有限长单位冲激响应滤波器较直接乘法实现方式及分布式实现方式节省较多的硬件资源。最后,在A ltera公司DE2开发板上实现所设计的滤波器,硬件实现表明所设计的滤波器滤波效果和仿真结果一致。
 
本文导航:
  • (1) 有限长单位冲激响应滤波器,现场可编程门阵列,水平共同子表达式,垂直共同子表达式
  • 下一篇:鳖甲
  • 上一篇:暂无
 
[ 资料搜索 ]  [ 加入收藏 ]  [ 告诉好友 ]  [ 打印本文 ]  [ 关闭窗口 ]

 

 
推荐图文
推荐资料
热门关注